Oscillateur différentiel lɛ zinzan ɖò FPGA e nɔ yawu j’ayǐ lɛ é mɛ

Oscillateur différentiel lɛ zinzan ɖò FPGA e nɔ yawu j’ayǐ lɛ é mɛ

Oscillateurs différentiels ɖó azɔ̌ taji tawun ɖò FPGA sín ɖiɖe e nɔ yawu yì - lɛ é mɛ, ɖò taji ɔ, ɖò tutoblonunu e nɔ byɔ nǔ gègě ɖò ganxixo sín jlɛjininɔ mɛ lɛ é mɛ, nǔwukpikpé e nɔ ɖí xwi xá nǔ e nɔ hɛn nǔ gblé dó mɛ wu lɛ é, kpodo nǔjlɔjlɔwiwa sín wuntun lɛ kpo mɛ, ɖi:

Nukúnnúmɔjɛnǔmɛ ɖaxó ɖé lɛ ɖò kpɔ́ (PCIe‚ SFP+/QSFP‚ Ɛtɛnɛti 10G‚ DDR4/DDR5)

Nǔ e è nɔ zán dó yí nǔ lɛ é gègě -

Xóɖɔɖókpɔ́ sín tutomɛ e nɔ yá é (SerDes)

Nǔ e nɔ zɔ́n bɔ è nɔ bló nǔ lɛ ɖó kpɔ́ é (ganmɛ ɖiɖe, ADC/DAC kunkun)

Etɛ ka nyí Oscillateur Différentiel?

Oscillateur Différentiel ɔ, oscillateur kristalu tɔn e nɔ w’azɔ̌ é ɖé wɛ bo nɔ ɖè wuntun vogbingbɔn tɔn lɛ tɔ́n (ɖi LVDS, LVPECL, HCSL), bo nɔ ɖè wuntun ganxixo tɔn wè tɔ́n (CLK+ kpo CLK− kpo) bɔ ye nɔ j’ayǐ dó yeɖée jí. É gbɔn vo nú oscillateur xóxó e ɖó vivɔnu ɖokpo- lɛ é (kpɔ́ndéwú, CMOS-Oscillateurs de sortie).

Nǔ e nyɔ́ ɖò wuntun vogbingbɔn tɔn lɛ mɛ é:

Oscillateur différentiel lɛ zinzan ɖò FPGA e nɔ yawu j’ayǐ lɛ é mɛ

É nɔ w’azɔ̌ ɖi ganxixo ɖé nú nǔ e nɔ yawu yì - lɛ é

Nǔ e nɔ hɛn nǔ kpɔ́n lɛ é ɖi PCIe, 10G/25G Ethernet, kpo SATA kpo ɖó na zán ganxixo vovo lɛ;

100 MHz alǒ 156,25 MHz sín hlɔnhlɔnzɔ́watɔ́ (kpɔ́ndéwú, HCSL/LVDS sín ɖiɖe) wɛ è nɔ zán hwɛhwɛ;

Modules récepteurs de vitesse élevée (Tranceivers) ɖi GTX/GTH/GTP ɖò FPGA lɛ mɛ nɔ byɔ ganxixo vovo enɛ lɛ.

✅ Kancica hwɛhwɛ tɔn:

Oscillateur différentiel → FPGA GTREFCLK0/1 (pins de l'heure de référence de récepteur de vitesse élevée)

Gan taji ɔ sín dodónu gan atín tɔn

Ðò tuto ɖaxó -kanlin gègě tɔn lɛ mɛ ɔ, oscillateur différentiel ɖé nɔ hɛn ganxixo mámá ɖé (kpɔ́ndéwú ɔ, SI5341/AD9528), bɔ enɛ gudo ɔ, é nɔ ɖè ganxixo gègě e è bló ɖó kpɔ́ lɛ é tɔ́n;

E sɔgbe nú ganxixo jlɛjininɔ ɖò xóɖɔɖókpɔ́ gègě-ADC, DAC, kpo FPGA kpo mɛ.

✅ Nǔjlɛdonǔwu Nǔjlɛdonǔwu Tɔn:

Oscillateur différentiel → Chip de gestion de l’heure (exemple, PLL / Tampon fanout)

↓

Ganxixo gègě e è bló ɖó kpɔ́ lɛ é → FPGA/ADC/DAC

FPGA PLL/MMCM xomɛ tɔn kunkun

Oscillateurs différentiels sixu na ganxixo ɖagbeɖagbe - (kpɔ́ndéwú ɔ, byɔ FPGA mɛ gbɔn IBUFDS sín xóɖɔɖókpɔ́ jí), bɔ PLL/MMCM e ɖò xomɛ é nɔ ɖè ganxixo tɔ́n nú module système ɖokpo ɖokpo; enɛ nɔ zɔ́n bɔ ganxixo ɔ nɔ nyɔ́ hugǎn, bo nɔ lɛ́ ɖè ganxixo e ɖò tutoblonunu ɔ mɛ é bǐ kpò.

Nǔ e nɔ tɔ́n sín mɛ lɛ é kpo nǔ e nɔ sɔgbe xá FPGA lɛ é kpo

✔ É nyɔ́ ɖɔ è ni zán ɖiɖe e è nɔ ɖè tɔ́n ɖò vogbingbɔn mɛ é ɖé lee mɛ e bló FPGA é ɖɔ gbɔn é.

Nǔkplɔ́nmɛ nú Oscillateur Différentiel Sín Sɔ́

Mi ze tuto ɔ ɖo nukɔn -azɔwiwa e è kplɔn mi lɛ e:

PCIe: 100 MHz;

SFP+/10G Étɛ: 156,25 MHz;

25G/40G Étɛ́ɛn: 312,5 MHz;

JESD204B/C: 250 MHz, 312,5 MHz, 625 MHz, ɖevo lɛ.

Kpɔ́n ganxixo e è kplɔ́n mɛ é ɖò wema FPGA tɔn acɛkpikpa tɔn lɛ mɛ;

Jitter kpɛvi ɔ ɖo taji:

RMS jitter < 0.5 ps (è byɔ nú xóɖóxámɛ ɖaxó -);

É ɖò taji tawun nú PCIe, JESD204C, kpo 10G/25G Ethernet kpo.

✅ Fréquences communs des oscillateurs différentiels dans le FPGAs de vitesse élevée -

✔ Nú kpɔ́ndéwú tawun tawun lɛ ɔ, é nyɔ́ ɖɔ è ni kàn nǔ byɔ nǔsatɔ́ Hangjing tɔn lɛ alǒ nǔnywɛ xwitixwitizɔ́watɔ́ lɛ bo na mɔ wěɖexámɛ e sɔgbe xá nǔ e è nɔ ɖè tɔ́n é ɖé.

Nùɖé kpinkplɔn

Différentiels oscillateurs ɖibla nyí nǔ e è nɔ zán ɖò FPGA sín tutoblonunu égbé tɔn lɛ mɛ é ɖé, bo nyí nǔ taji e nɔ zɔ́n bɔ è nɔ ɖɔ xó ɖó kpɔ́ bo nɔ lɛ́ bló bɔ tutoblonunu ɔ nɔ w’azɔ̌ ɖó kpɔ́ é.

É ɖò mɔ̌ có, enyi a ɖó kpɔ́ndéwú FPGA tɔn ɖé (ɖi Xilinx Zynq Ultrascale+, Intel Stratix 10), kpɔ́ndéwú oscillateur différentiel tɔn ɖé, alǒ nǔ e è byɔ ɖò xóɖɔɖókpɔ́ sín tɛnmɛ ɖé mɛ é (ɖi PCIe Gen3/SFP+ ɖɔhun ɔ), Suzhou Hangjing sixu d’alɔ we bɔ a na kplɔ́n nǔ we dó tuto ganxixo tɔn e sɔgbe hugǎn é kpo tuto e è na bló é kpo wu.